閥值等值化方法(Threshold Equalization Method) - S曲線法(S-curves)單個像素250個測試不同幅度測試脈沖的計(jì)數(shù)結(jié)果:紅色與噪聲對應(yīng)(模擬的)。由上圖可見,當(dāng)全局閥值為0時,計(jì)數(shù)值飽和,完全是噪聲導(dǎo)致的。信號幅度一定時,計(jì)數(shù)曲線形如字母S,故稱為S曲線法。過程如下:1.設(shè)置測試脈沖幅度度、個數(shù);2.進(jìn)行閥值掃描;3.計(jì)算所有像素計(jì)數(shù)平均值4.調(diào)整計(jì)數(shù)值偏離平
2020-03-02
下圖是不同幅度信號的TOT和TOA測量結(jié)果上圖是測量脈沖最大為17ke-的TOA和TOT測量結(jié)果:大于5.5ke的脈沖,TOA抖動(Jitter)<0.5ns。Timewalk定義為電荷量比閥值大1ke時TOA的變化值。TOT在電荷量>=1.5ke時線性很好。Timepix 3芯片前端電路規(guī)格Amplitude linearity(幅度線性):對Timepix 3芯片來說,能量信息是T
2020-03-02
X射線熒光分析概述(ED-XRF、WD-XRF、XES)目前有許多方法可以激發(fā)和探測X射線熒光。激發(fā)和分析的選擇取決于研究的科學(xué)和技術(shù)需求。目前常用的三種息息相關(guān)的X射線熒光(XRF)分析方法為:能量色散XRF(ED-XRF),波長色散XRF(WD-XRF)和 X射線發(fā)射光譜(XES)。前兩種技術(shù)是具有廣泛工業(yè)和研究應(yīng)用的主力方法, XES一直局限于同步加速器光源。目前用戶自搭建XES系統(tǒng)可以得到
2020-03-02
Power pulsing:指的是有信號時工作,無信號時停止,目的是降低功耗。Timepix 3空穴TOT單調(diào)性(TOT monotonicity)紅色曲線是Timepix芯片??梢娫?00ke-~300kh+范圍內(nèi)TOT – 能量的線性很好。上述內(nèi)容由我司Jerry Huang 整理收集,僅用于知識的分享和共同學(xué)習(xí),未經(jīng)過同意不得擅自轉(zhuǎn)載。
2020-03-02
一個像素的電荷包移動到下一個像素需要一定的時間,所需時間即為行轉(zhuǎn)移時間。像素的電荷包移入水平移位寄存器后,需要移出、放大和數(shù)字化處理,也需要一定的時間,所需時間稱為像素讀出時間,一般以讀出頻率給出。Greateyes CCD行轉(zhuǎn)移時間最大100μs。讀出頻率有3級可選;500kHz、1MHz和2.8MHz。轉(zhuǎn)移效率和損失率:電荷包在像素之間轉(zhuǎn)移和水平寄存器的轉(zhuǎn)移過程中,可能會有電子損失,這是CCD
2020-03-02
對最上面一行像素的電荷包,讀出時需要通過其所在列的所有像素。如果一列像素中的某個像素不能形成勢阱,或形成的勢阱有缺陷,則在其上面的行的像素電荷包就不能轉(zhuǎn)移出去或轉(zhuǎn)移不完全。這是一種缺陷。像素感光失效,或量子效率變低,這也是一種缺陷。缺陷的種類分為:Traps 陷阱:Pixels where charge is temporarily held. Traps are counted if they
2020-03-02
電荷包水平移位寄存器的最后一個寄存器后,需要將電荷包無破壞地以電流或以電壓的方式輸送出去。輸出結(jié)構(gòu)有:反偏二極管輸出結(jié)構(gòu)、浮置擴(kuò)散層(FD)輸出結(jié)構(gòu)、浮置柵結(jié)構(gòu)、分布式浮置柵結(jié)構(gòu)等。其中浮置擴(kuò)散層(FD)輸出結(jié)構(gòu)用得最多,如下圖:輸出柵極為一固定的中等電平,在Φreset為低電平,Φ3下降時,電荷包轉(zhuǎn)移到反偏二極管的位阱中,D點(diǎn)電位發(fā)生變化,被T2管放大、檢出,送至模擬-數(shù)字轉(zhuǎn)換電路(當(dāng)然也可以不
2020-03-02
電荷包對應(yīng)的數(shù)字量。一般表示為一個電子對應(yīng)多少個計(jì)數(shù),或多少個計(jì)數(shù)對應(yīng)一個電子??茖W(xué)級CCD大多數(shù)有多級增益可設(shè)置,以適合不同的光照條件(強(qiáng)光和弱光),高增益(高靈敏度)適合弱光,低增益適合強(qiáng)光(低靈敏度)。Greateyes以count/e給出這個性能指標(biāo),有兩級增益可設(shè)置:
2020-03-02
下限:為避免熱激發(fā)產(chǎn)生的電子(暗電流)的影響,要求電荷包從一個柵極轉(zhuǎn)移到下一個柵極所用時間t必須小于暗電子(P-Si少子)的平均壽命τi,平均壽命與溫度相關(guān),溫度越高,壽命越短。對三相耦合讀出結(jié)構(gòu)來說,讀出頻率: &nbs
2020-03-02
從前文可知,獲取一幅圖像的過程包括圖像獲?。ㄆ毓猓┖蛨D像讀出。因此,根據(jù)CCD感光單元(像素)和讀出電路布局的不同,主要有3種不同的體系結(jié)構(gòu)。1. 隔列轉(zhuǎn)移(Interline-Transfer)像素與轉(zhuǎn)移單元交替排列。像素曝光結(jié)束后,將電荷包轉(zhuǎn)移到轉(zhuǎn)移單元,可迅速開始下一次曝光。曝光期間,轉(zhuǎn)移單元將電
2020-03-02
Binning – 像素聯(lián)用分為硬件Binning和軟件Binning。科學(xué)級CCD通常都提供硬件Binning功能。硬件Binning:將幾個像素的信號在讀出之前相加,這種方式減少了讀出次數(shù),因而減少了讀出噪聲,提高了信噪比。硬件Binning是在移位寄存器中完成的。如下圖,假設(shè)要進(jìn)行4像素聯(lián)用,下圖紅色虛框所示:讀出過程如下:1.?????&n
2020-03-02